526 Rec'd PCT/PTO 05 MAY 2000

DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

02679258 **Image available** INFORMATION PROCESSOR

PUB. NO.:

63-296158 [JP 63296158 A] December 02, 1988 (19881202)

PUBLISHED: INVENTOR(s):

INA KENZO

YAMANASHI YOSHITSUGU

CANON INC [000100] (A Japanese Company or Corporation), JP APPLICANT(s):

(Japan)

APPL. NO.: FILED:

62-129681 [JP 87129681] May 28, 1987 (19870528)

INTL CLASS:

[4] G06F-013/36

JAPIO CLASS:

45. 2 (INFORMATION PROCESSING -- Memory Units) JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers); R139 (INFORMATION PROCESSING — Word

Processors)

TOURNAL:

Section: P, Section No. 848, Vol. 13, No. 127, Pg. 41, March

29, 1989 (19890329)

ABSTRACT

PURPOSE: To perform data transfer without being conscious of the bus width of a peripheral unit, by providing a means which converts data width between a central processing unit and the peripheral unit corresponding to transfer width control information.

CONSTITUTION: A conversion means which outputs information controlling the data width of the data transfer for the peripheral unit corresponding to a logical address outputted by the central processing unit as a part of physical address data is provided as an address information conversion means, and also, the means which converts the data width between the central processing unit and the peripheral unit corresponding to the transfer width control information is provided. In other words, in a case where the peripheral unit having a proper physical address is allocated in a logical address space by a memory managing unit (MMU)3, a system is constituted so that control data to select bus width corresponding to the data bus width of the peripheral unit as a part of the physical address can be generated automatically. In such a way, it is possible to improve processing efficiency by eliminating a complicated procedure to control the transfer width by a microprocessor (MPU)1 corresponding to a prescribed signal returned from a peripheral processor.

19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-296158

Mint Cl 4

識別記号

厅内整理番号

G 06 F 13/36

320

B - 8840 - 5B

❷公開 昭和63年(1988)12月2日

審査請求 未請求 発明の数 1 (全8頁)

49発明の名称

四発 明 者

情報処理装置

②特 願 昭62-129681

29出 願 昭62(1987)5月28日

砂発 明 者 伊奈

能嗣

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

山梨 ①出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

砂代 理 人 弁理士 加 藤

1.発明の名称

特权处理装置

2.特許請求の範囲

中央処理装置と、情報入出力のための周辺装置 とをアドレス情報変換手段を介して接続され、こ のアドレス情報変換手段が中央処理装置が出力す る論理アドレスを周辺装置に固有の物理アドレス に変換して中央処理装置および周辺装置間のデー タ入出力を行なう情報処理装置において、前記で ドレス情報変換手段として、中央処理装置が出力 する論理アドレスに対応する周辺装置に対する データ転送データ帽を閉御する情報を物理アドレ ステータの一部として出力させる変換手段を設け るとともに、前記転送幅側貨情報に応じて中央処 理装置と周辺装置の間でデータ幅を変換する手段 を設けたことを特徴とする情報処理装置。

3 . 発明の詳細な説明

【産業上の利用分野】

本苑明は竹根処理装置、特にメモリ間の転送処

歴を行なう情報処理装置に関する。

[従来の技術]

マイクロプロセッサおよびメモリなどから成る 情報処理システムは、文字、画像、その他各種の デジタル化された情報の処理に広く用いられてい

マイクロプロセッサ(以下MPUという)、の データバス相、すなわちプロセッサが一度に処理 可能なデータ幅は4ピット、8ピット、16ピッ ト、32ピット…と拡大されつつあり、一度に処 理できるデータ量が増えることにより処理速度も 大幅に改善されてきた。また、データバス幅の拡 大にともない、アドレスパス報も拡大され、これ によりアクセス可能なメモリ容量も増大した。

ところが、MPUとともに用いられる周辺回路 (装置)の間御用の入出力プロセッサ、あるいは DMA(ダイレクト、メモリ、アクセス)転送削 御用のコントローラ、 D M A C などの I C の進步 は必ずしもMPUと歩調が揃ってはおらず、16 あるいは32ピットプロセッサが主流になりつつ ある現在でもそれよりも小さなデータおよびアドレスパス幅しか有していないものが用いられている。 る。

[発明が解決しようとする問題点]

しかし、周辺プロセッサに対するコマンド入力、あるいはステータスリード処理ではこのような方法でも支摩がないが、大量のデータ転送ではシステムパスの専有時間が増大し、システムのオーバーヘッドが大きくなるという問題を生じ

å .

この点に 世み、バッファメモリを 用いてデータ 転送を 行なうように し、転送時のみバス 幅を拡大することが 考えられる。ところが、この 方式では 面例な アドレスデコード処理が必要で、またバッファメモリの データ 幅が 1.6 ピット、3 2 ピットなどに 固定されてしまうのでシステム拡張性が 肌密されるという問題がある。

【問題点を解決するための手段】

設けるとともに、前記転送幅制御情報に応じて中央処理装置と周辺装置の間でデータ幅を変換する手段を設けた構成を採用した。

[作 用]

以上の構成によれば、中央処理整理が周辺装置のデータ転送幅に関わらず、周辺装置に対応した論理アドレスを指定するだけで、自動的に周辺装置に対応したデータ幅の変換が行なわれるので、中央処理装置は周辺装置のバス幅を登載することなくデータ転送を行なえる。

[実施例]

以下、図面に示す実施例に基づいて本発明を詳細に説明する。

第1 図は本発明を採用した情報処理装置の構成を示している。ここでは各種のコンピュータシステムあるいはワードプロセッサや画像処理装置に共通 ど、コンピュータを利用した情報処理装置に共通 する構成が示されている。

図において、符号M 1 で示されているものは R A M 案子などで構成された主記憶用のメモリで

ある。符号M2~M7で示されるものは接続され る各周辺装置用のバッファメモリとして用いられ るメモリで、 同じく R A M などを用いて構成され る。ここでメモリM2はハードディスク装置7お よびフロッピーディスク装置8のためのバッファ 用メモリ、メモリM3はCRTディスプレイ10 のためのパッファ用メモリ(VRAM)、メモリ M 4 は キーボード 1 2 およびマウスやデジタイザ などのポインティングデバイス13のためのバッ ファ用 メモリ、メオリ M 5 はドットプリンタなど のイメージプリンタ15および画像読取り用のイ メージスキャナ16のためのバッファ用メモリ.. メモリMBはCD-ROM、CDIないしビデオ ディスクなどの光学ディスク18のためのバッ ファ用メモリ、モレてメモリM7はこのシステム が接続されるローカルエリアネットワーク20と の間で情報入出力を行なうためのバッファ用メモ りとして用いられる。

上記のメモリMI~M7は不図示のデータバス および物理アドレスバス5によってMMU3に接 焼されている。この物理アドレスパス5では、各メモリのメモリセルは常時一定のアドレスに一対一に対応づけて扱われる。

MMU(メモリマネージングユニット)3は装置の主制御部であるMPUIのファミリーチップあるいは用いるMPUIあるいは使用するメモリ出子に応じて設計されたカスタムチップやディスクリート回路などから構成される。MMU3とMPUIは論理アドレスバス2によって接続されている。

MMU3はMPU1による論理アドレスバス2を介したアドレッシングを物理アドレスバス5上の物理アドレスに変換する処理を行なう。この処理によって、主記録用のメモリM1のみならず各周辺装置用のメモリM2~M7を動的に管理し、メモリ効率を向上させることができる。

ここで、第2図にMMU3の構造を示す。第2図において符号51はMPU1から論理アドレスパス2を介して出力される論理アドレスデータを示している。CPUの出力する論理アドレスは所

定のビット長を有し、その上位、中位および下位の所定の3つのブロックに分割される。ここで符号51Aは上位のセグメントデータ、51Bはページデータおよび符号51Cはアドレスデータである。

セグメントデータ 5 1 A、ページデータ 5 1 B はそれぞれアドレス変換のためのテーブルメモリ から成るセグメントマップ 5 2、ページマップ 5 3 に入力される。これによりメモリの使用状況 に応じて主記位用のメモリM 1 およびバッファ用 メモリ M 2 ~ M 7 をマッピングし、アドレス用の レジスタ 5 4 ~ 5 B に管理情報および物理アドレス ス 5 に出力する変換された物理アドレス情報を出 力する。

セグメントマップ 5 2 の変換された出力データ およびページデータ 5 1 B はページマップ 5 3 に 入力され、その出力がレジスタ 5 8 に出力される 物理アドレスの一部、レジスタ 5 4 に出力される パスライン制御情報(PBC)、およびレジスタ 5 5 に出力される管理フラグとなる。レジスタ

5 6 に 出力される 物理 アドレスは入力された 論理 アドレスのアドレスデータ 5 1 C とページマップ 5 3 か 5 出力 された 変換された アドレスデータ から 組成される。

第3図は第2図においてレジスタ54~56に 出力されるメモリアドレッシングのための管理情報および物理アドレス情報を詳細に示している。 図において符号 Prot は前記の管理フラグで、 5 ビットにより構成され、ビット 5 はエントリー ビット、ビット 4 およびピット 3 はプロテクショ ンピット、ビット 2 およびピット 1 はアクセス ピットとなっている。

図において符号PBCは周辺装置のバス幅制御用の付加情報であり、本実施例の場合、PBC1、PBC0の2ピットにより構成される。図示のようにこの2ピットの00~10の3つの状態に対応して周辺装置の32、16、8ピットのデータバス幅が識別される。なお、PBC1、PBC0がともに1の状態は本実施例では使用していない。

第 4 図は 第 1 図の ハードディスク 7 . フロッピーディスク 8 とシステムのデータバス 1 1 1 間のインターフェース 回路を示している。 ここでシステムバス 1 1 1 は 3 2 ピット幅を有する ものとする。 図において符号 1 0 5 は第 1 図のメモリM 5 を構成するパッファメモリで、この 4 つの領域 1 0 5 A ~ 1 0 5 Dはそれぞれ 8 ピットのデー

タパスBl~B4を介してデータパス111とマルチプレクサ103に接続される。

上記の周辺データバスB1~B4とシステムのデータバス111はバスゲート106~109を かして接続される。いずれの間辺バスB1~B4 をシステムに接続するかはバスゲートコントロー ラ110により前記のバスライン制御情報PBC (PBC1、PBC0)に従って前街される。

マルチプレクサ 1 0 3 は、8 ピットのみの入出力パス幅しか 有さない ディスクコントローラ 1 0 1 と周辺パス B 1 ~ B 4 の接続を制御するもので、各パスの接続はマルチプレクサ 1 0 4 が選択出力するパスライン制御情報 P B C の 2 ピットの値、またはカウンタ 1 0 2 の 2 ピット出力により制御される。

カウンタ102はディスクコントローラ101 の入山力情報量を計数するものである。

周辺パスB1~B4は次のように制御される。 ここではパスB1+B4と順に上位になるよう に扱われる。8ビット転送幅の場合には、パス B 1 のみが用いられ、 1 6 ビット 転送幅 ではバス B 1 、 B 2 が用いられる。 3 2 ビット転送報では バスB 1 、B 2 、 B 3 、B 4 が全て用いられる。

したがってシステムバス 1 1 1 との入出力では、 バスゲートコントローラ 1 1 0 はゲート 1 0 6 ~ 1 0 9 を次のように制御する。

PBC1、PBC0が1、0(転送報8ビット)の場合ゲート106がシステムバス111と周辺バスB1を接続、遮断する。PBC1、PBC0が0、1(転送幅16ビット)の場合ゲート106およびゲート107がシステムバス111と周辺バスB1、B2を接続/遮断する。また、PBC1、PBC0が0、0の場合には全てのゲート106~109がシステムバス111

一方、マルチプレクサ103は次のようにバス B1~B4を制御する。

まず、 PB C 1 , PB C 0 が 1 . 0 の 場合、 システムパス 1 1 1 による転送幅がディスクコントローラ 1 0 1 と同じ 8 ピットであるから、ディス

クコントローラ 1 0 1 とバスB 1 を接続し、直接 入出力を行なうことができる(この場合、バァファメモリ 1 0 5 を用いても、用いなくでもよい)。

ジステム側の転送幅が18ないし32ピットの 場合には、ディスクコントローテ101とシステ ムバス111の間のデータ入出力にはパッファメ モリ105を介在させななければならない。この 場合、マルチプレクサ104はカウンタ102の 出力を選択し、マルチプレクサ103のバス選択 がディスクコントローラ101の転送パイト数に 応じて削御されるようにする。例えばシステムバ スとの間で32ピット幅の転送を行なう場合。 データはディスクコントローラ101とバッファ メモリ105の領域105A~105Dの間で順 に入出力される。すなわちシステムバス111か・ **らディスクへ32ピット転送を行なうとすれば4** パイトずつデータが転送され、この連続した4パ イトはそれぞれ、倒壊105A~105Dに格的 される.

したがって、この 4 バイトをディスクに入力するには、カウンタ 1 0 2 で示されるディスクへの転送バイト数に応じて周辺バス B 1 ~ B 4 を M 次マルチプレクサ 1 0 3 を介してディスクコントローラ 1 0 1 の 8 ビットバスに按続する。ディスクからの出力の場合には、上記と逆の動作により、ディスクから出力される 4 バイトを 領域1 0 5 A ~ 1 0 5 D にそれぞれ格納すればよい。

もちろん、上記の入出力動作において、システムパス111ないしディスクとパッファメモリ 105の間では所定パイト数のブロックごとに伝送を行なう。

第5 図は、第2 図のMMU3のページマップ53の内容を示している。第5 図において、符号Pnは論理アドレスのページを示している。また、変中の数字は入力論理アドレスに対応して決定される物理アドレスを示すが、ここではバスライン制御データ PB Cの割り付けのみを示している。

ここでは、第4回に示したディスクの領域とし

特開昭 63-296158(5)

てP3~P6が用いられるものとする。前記のディスクコントローラ101は、プログラスを特でものとして扱われる。たとえば、ディスクコントローラ101に入出力のディスクコンドを入力したり、ディスクカにコマンドを入力したり、ディーラスを読み出したりする必要である場合には、MPU1は論理空間上の特定のアドレスをアクセスする処理を行なう。

このアドレスはページP3、P4に置かれる。 その場合、コマンド入力アドレスはページP3 に、ステータスリードのためのアドレスはページ P4に設定される。

前記のようにディスクコントローラ1 0 1 は 8 ピット (1 バイト) のバスを有し、コマンド入力、ステータスリードはバイト単位でおこなわなければならない。したがって、ページP3、P4では8 ピット幅の入出力を行なうように、ページP3、P4において変換されるバスライン制御情報PBCが8 ピット転送を示す1、0 (PBC

1 = 1 . PBC 0 = 0) となるように切り付けを 行なう。

これにより、MPU1がディスクコントローラ101に対してコマンド入力、ステータスリードを行なう場合、ページP3、P4の所定の論理アドレスを指定するだけで、適切なバスライン間間間1、0を含む物理アドレスが生成され、8ピット転送が行なわれる。この場合、邳4図の周辺バスB1のみを用いてシステムバス111をディスクコントローラ101が直結され、システムバス111をディスクコントローラ101が固結され、システムバス111とディスクコントローラ101の間で直接コマンド入力、ないレステータスリードが行なえる。

一方、ディスクの入出力領域として割り当て られるページP5、P6のバスライン制御情報 PBCは、32ビット転送を行なうとして0、 0 (PBC1、PBC0=0) になるように割り 付けを行なう。ここで、ページP5はディスクへ の出力バッファ、ページP6は入力バッファとし て用いるものとする。

これにより、ディスクに対するデータ入出力では、システムバス111とバッファメモリのの間で32ピットの転送が行なわれる。前記のようにいシステムバス111とバッファメモリ105の別に入出力され、バッファメモリ105とディスクコントローラ101の間では、転送バイトのでにてバッファメモリ105の領域105A~105DをバスB1~B4を順に切り換えることによりアクセスし、1バイトづつ直列に入出力を行なう。

したがって、MPUIのソフトウエアは転送幅を定識することなく、単にページP5、P6に対するブロック転送を行なうだけでよい。

次に、第6図を参照して以上の全体構成における動作につき説明する。

第 6 図は動作の一例としてハードディスク 7 に対するデータ入出力を示している。

第 6 図のステップ S 1 は、起動時などに所定プログラムに応じて行なわれるMMU 3 のマップメ

モリの初期化を示している。ここでは、周辺変更のメモリM 1 ~ M 7 に対応して適切ってからでは、アーロン・スライン制御情報が物理でした。では、スライン制御情報が物理でした。では、スカーはようにセグメントマップ 5 3 の内容が初期化される。特に、ディスクの入出力領域であるペーンP 3 ~ P 6 に関いの値が切り付けられる。

ステップS2ではディスクに対する入出力を行なうかどうかが判定される。ディスクアクセスを行なう場合には、ステップS3においてまずディスクコントローラ101にコマンド入力を行なうためMMU3によりベージP3を指定する。これによりバスライン間御情報PBCとして、8ピット伝送を示す1、0が自動的に生成され、各部に出力される。

ステップS4ではバスライン勧復情報PBCの 解説が周辺装置側で行なわれ、ステップS5では 第4図のゲートコントローラ110、マルチブレ

特開昭 63-296158(6)

クサ1 0 3 がバスライン制御情報 P B C の値に応じて 8 ピット 転送を 行 なうよう 制御される。 この場合、 システムバス 1 1 1 とディスクコントローラ1 0 1 は周辺パス B 1 を介して直結される。

ステップS6では、バイト単位でディスクコントローラ101に対するコマンド入力が行なわれる。ここで、MPU1は周辺装置の転送幅を意識することなく、所定アドレスに対するバイト単位のデータ転送を行なえばよい。

ステップ S 7 ではコマンドが終了したかどうかを検出し、コマンド入力が終了したらステップ S 8 に移行する。

ステップS 8 ではディスクコントローラ 1 0 1 のステータスを確認するため、ページP 4 を指定する。ページP 4 にはディスクコントローラ 1 0 1 からステータスデータが返送されてくる。ステップS 9 ではディスクコントローラ 1 0 1 からの転送が終了したかどうかを判定し、転送が終了したらステップS 1 0 に移行する。

ステップS10においては、返送されたステー

タスデータを解説し、ステップ S 1 1 においてディスクコントローラ 1 0 1 のステータスデータが正常値を示しているかどうかを判定し、正常であればステップ S 1 2 に移行する。

ステータスデータが異常を示していれば、ステップS13に移行して再試行を行なう、エラー 哲告を発生するなどの所定処理を行なう。

ステップ S 1 2 では、ディスクに対する出力 バッファとしてページ P 5 (読み出しの場合は ページ P 6)を指定し、これによりバスライン が 御情報 P B C が 第 5 図に示すように 3 2 ビット 伝 送を示す 0、0 に自動的に 初得される。

ステップS14では、周辺姿置側でパスライン制御情報PBCの解読が行なわれ、これに応じてステップS15で周辺パッファB1~B4の接続が前述のように切り換えられ、ステップS16においてパッファメモリ105とシステムパス111との間で4パイト(32ピット)の並列転送を行なえるように転送路が切り換えられる。

ステップS17セは転送が終了したかどうかが

判定され、終了していなければ、ステップS15 に戻って転送を繰り返す。

以上のように、本実施例によれば、固有の物理アドレスを有する周辺装置を論理アドレスを有する周辺装置を論理アドレスを有する周辺装置のデータバス幅に対応にスの一部として周辺装置のデータがス幅に対応したには、はできるようになっているので、従来ののにには、プロセッサ側の返送する所定信号に応にて、MPUが伝送幅を関御するような面倒な手順を除去でき、処理物率を向上できる。

また、MPUのバス幅に関わらず、種々のバス幅を有する周辺プロセッサを自由に組み合わせて用いることができる。たとえば64ピット・128ピットなどバス幅が大きなMPUが開発された場合でも、容易に8ピット幅などのバス幅の狭い周辺プロセッサを使用でき、その場合のMPUの処理は上記のようになんら複雑化することがない。

しかも、木実施例によれば、バス幅の削御竹根

はMMUのマッピング時にソフトウェア的に設定できるので、周辺装置を改造したり、交換したりする場合でも容易にバス幅を変更できる。

また、郊4図に示したような周辺装置のインターフェース回路は、周辺装置に関わらずほぼ同様の時近とすることができるので、汎用のLSIなどとして構成することができ、ハードウエアを簡略化し、コストダウンが可能である。

[楚明の効果]

41. 図面の図単な説明

第1 図は本発明を採用した情報処理装置の構成を示したプロック図、第2 図は第1 図の M M U の機成を示したプロック図、第3 図は M M U の出力データを示した説明図、第4 図は第1 図ディスク入出力部の構成を示した回路図、第5 図は M M U のページマップの構成を示した説明図、第6 図は 3 1 図の全体構成における動作を示したフローチャート図である。

1 ... M P U

2 … 益理アドレスパス

3 ... M M U

7 ... ハードディスク

8 … フロッピーディスク

101…ディスクコントローラ

102…カウンタ

103、104…マルチプレクサ


110…ゲートコントローラ


111…システムバス

M 1 ~ M 7 ··· メモリ

特許山瀬人 キャノン株式会社 代理人 弁理士 加 薩 卓







-305-

図一紙

